EEPW首页主题列表 pci-altera-485
详细介绍CLC5958的内部结构和基本用法，提出一种基于FPGA和PCI总线的高速数据采集卡设计方案，并通过仿真验证了该方案的可行性。
宇力电子日前推出高清(HD)PCIExpress单芯片M1697，整合南桥功能，支持AMD64平台Socket754、939、940以及M2处理器。 旨在提供主机板厂商与系统整合商更好的设计弹性，并降低制造成本，M1697单芯片设计减少了延迟时间，提供良好储存能力，支持多种磁盘阵列模式与下一代SATAII3.0Gbps、NCQ(NativeCommandQueuing)指令排序。M1697兼容
PCI Express是一种第三代PCI I/O串行互连接口，每个链接的信号速率为2.5Gbps (数据速率为2Gbps)。它可以使系统设计师和设计人员设计出性能更高、体积更小且成本更低的系统，同时在软件模式方面仍然可以支持传统的PCI驱动程序。这种与PCI兼容的软件模型使基于PCI Express的系统可以无需进行任何修改，就能启动现有的基于PCI的操作系统，并支持现有PCI I/O设备驱动程序。PCI Express架构性能扩展，可靠性和灵活性得到改善作为一种高速通信标准，PCI Express在面向
日前，AlteraSOPCWorld论坛北京站的活动圆满结束。本次论坛的主题为“我们的革新推动您的革新”（Innovationdrivinginnovation）。Altera携手多家合作伙伴，通过技术演示和现场展示，向与会者介绍了相关系统解决方案。 中华人民共和国信息产业部科技司何小龙处长出席论坛并发表题为“中国消费电子与集成电路产业的发展”的演讲。Altera营销资深副总裁JordanS.Plofsky与听众分享了Altera的技
实现优异的信号完整性 Altera公司近日发布Stratix?IIGX——第三代带有嵌入式串行收发器的FPGA。StratixIIGXFPGA针对最佳信号完整性进行设计，为日益增长的高速串行收发器应用和协议提供了完整的可编程解决方案。StratixIIGXFPGA整合了业界速度最快、密度最高的FPGA架构，低功耗收发器数量高达20个，工作速率在622Mbps至6.375Gbps之间，满足
继续提高FPGA设计效能 设计人员现在可以开始其StratixIIGX设计 Altera公司近日发布了Quartus?II设计软件5.1。这一最新版本包括对Stratix?IIGXFPGA系列的设计支持，首次完整展示了提高设计人员效能的两个关键工具——PowerPlay技术包和QuartusII渐进式设计流程。 QuartusII软件5.1在效能方面的增强包括对流行的MegaCore?知识产权（IP）功能全面、
1 引言 ACEX 1K 系列器件是Altera 公司近期推出的新型CPLD 产品。该器件基于SRAM，结合查找表（LUT）和嵌入式阵列块（EAB）提供了高密度结构，可提供10 000 到100 000 可用门，每个嵌入式阵列块增加到16位宽可实现双端口，RAM位增加到49125个。其多电压引脚可以驱动2.5V、3.3V、5.0V器件，也可以被这些电压所驱动；双向I/O引脚执行速度可达250MHz。该器件还应用Altera专利技术进行了重要的生产改进，进一步降低了器件的成本，提高了产品的性能价格比。因此
可编程单芯片系统的封装问题现今的复杂现场可编程门阵列（FPGA）正渐渐成为整个可编程系统的主角，这包括嵌入存储器和处理器、专用I/O和多个不同的电源和地平面。为这些器件开发封装也面临着许多问题，这对SOC产品是很常见的，对可编程单芯片系统（SOPC）是独有的。 例如，可编程逻辑器件（PLD）厂商能够让客户在其器件交付之前开发和验证他们的器件，这段时间通常是在第一个样片交付前4到6个月。那么在这之前，整个产品的封装必须确定下来。这些封装情况包括管脚、电气和 热特性，这样便于早期对板子进行设计、时限设计和验
请来Altera的SOPC World Asia Pacific 2005参观改革如何驱动创新
香港，2005年9月13日──活动内容： Altera的SOPC World Asia Pacific 2005是业界领先的论坛，其是针对系统架构师、电路板设计师、硬件与软件工程师所举办，让他们能够更深入地了解如何应用可编程逻辑解决方案来解决系统层级的设计议题。 来自Altera的专家与它们的伙伴与客户将会对如何使用Altera的系统解决方案来驱动创新，提供详细的技术演示，在这个活动中所讨论的议题包括：
论在评估示波器中次要技术指标的重要性 近几年来，随着半导体集成度和功能的稳步提高、模拟模型的不断改进、结构不断变化等等，电子系统的性能正在不断提高。但是，设备之间的信令速度和技术并没有明显变化。为什么呢？因为过去的I/O信令结构足以完成工作，而实现变动的底层技术还没有到位。在过去5年左右的时间中，工程师一直把重点更多地放在低压差分信令上，以明显提高系统性能。数据速率已经以几何级数提高，推动着设备之间的通信更广泛地采用复杂的串行协议，如PCI Express、Infiniband、XA
PCI-bus GPIB接口控制卡为仪器连接提供更多选择作为连接示波器、万用表等测试仪器和计算机的GPIB卡因其高速率和高可靠性在工业现场得到广泛应用。日前，凌华科技（ADLINK）宣布推出PCI-bus GPIB接口控制卡PCI-3488，为测试测量应用提供符合IEEE488.1与IEEE488.2规范的仪器通讯接口。PCI-3488 为标准 32-bit、33MHz PCI-bus 的 GPIB 接口控制卡，其PCI 接口设计可同时支持3.3V 与5V 的 PCI 总线，适用于绝大多数桌上型计算机
PCI-Express与ASI：避免在2Gbps速率上的混乱在高达每路2Gbps的数据速率上，几乎没有什么技术能使信号完整性有很大的不同。哪种技术能真正提高性能？或者是只能使性能更差？专家们意见不一。要点高速串行PCI-Express正迅速成为PC中占主导地位的互连技术，并由于其广泛使用可降低器件成本而拥有更广泛的应用机会；面向众多通信协议物理实现的PICMG标准，可减少系统设计中的许多主观臆测——包括根据PCIe及相关ASI进行的臆测等；自适应均衡化可实现实际的超高速串行总线设计，否则
“Altera杯”中国第五届研究生电子设计竞赛今日在清华大学正式拉开序幕。来自中国电子学会的李志武副秘书长，清华大学龚克副校长及Altera公司亚洲区副总裁李彬先生，教育部、科技部、信息产业部相关领导和各参赛代表队师生齐聚一堂出席了在清华大学中央主楼举行的开幕式。 本届中国研究生电子设计竞赛由中国电子学会主办，清华大学研究院和Altera公司共同承办，将分为EDA知识笔试和上机设计两部分，于8月18日至8月22日在清华大学分阶段进行
良好FPGA信号完整性的实现方法Signal Integrity of Stratix IIAltera公司 FPGA产品部 高级技术行销经理 Lalitha Oruganti简介信号完整性是高速系统设计的关键因素。较差的信号完整性会导致工程成本增加，延缓产品发布，降低产品收益。在当今要求产品能够及时面市的半导体市场上，忽略信号完整性可能会造成高达几百万美金的代价。高速系统中如何保持信号完整性无疑取决于对FPGA的选型。本文阐述Altera Stratix II的基准测试，测试结果表明，Stratix I
讨论了PCI主桥的应用和Wishbone片上总线技术，详细介绍了基于Wishbone总线的PCI Bridge核的功能、内部结构和操作方式。实验证明，在PCI系统中使用PCI Bridge核进行开发设计，电路简洁，使用方便灵活。
